過驅動電壓對電路失配有影響嗎？詳解-KIA MOS管
信息來源：本站 日期：2022-09-29
圖1 電阻負載運放
根據拉扎維《模擬CMOS集成電路設計》中14.2.1節的推導，電阻負載的運放的直流失調可以表示為式1：
由式(1)可知：
負載電阻失配與晶體管尺寸失配對失調電壓的影響隨著靜態工作點過驅動電壓增大而增大；
閾值電壓失配直接折合到輸入。
因此，在電路設計時，應該設計運放的輸入對管具有更小的過驅動電壓以減小失調。
根據拉扎維《模擬CMOS集成電路設計》中14.2.1節的推導，電流鏡的電流失配用平均電流值歸一化后可表示為式(2)：
這個結果表示，為了使電流失配最小，必須使過驅動電壓達到最大，這與式(1)結論是相反的，這是因為在平方律公式中，隨著VGS-VTH的增加，閾值電壓的失配對器件電流的影響越來越小。
對于電流源負載的運放，負載電流源會存在式(2)所示的的電流失配ΔID，其等效到運放的失調電壓為ΔID/gm，對于給定的電流，gm=2ID/(VGS-VTH)，即負載電流源的失配引起的運放輸入失調會隨著輸入對管過驅動電壓的增大而增大。
圖2 電流鏡負載運放
同時考慮運放輸入對管和負載電流鏡晶體管的失配后，如圖2所示運放的輸入失調電壓可表示為式(3):
式(3)可知，在設計運放時，在給定電流下，應該使輸入對管具有更小的過驅動電壓，而使負載電流源晶體管具有更大的過驅動電壓，以此獲得更小的運放輸入失調。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
