漲知識-模擬cmos集成電路設(shè)計-文章技術(shù)
信息來源：本站 日期：2017-10-05
模仿集成電路設(shè)計
集成電路設(shè)計可分為兩大類：模仿和數(shù)字。為了顯現(xiàn)這兩類設(shè)計辦法的特征，我們必需首先定義模仿信號和數(shù)字信號。信號能夠被以為是電壓、電流或電荷等電量的可視值。信號應(yīng)該反映物理系統(tǒng)的狀態(tài)或行為信息。模仿信號定義為在連續(xù)時間范圍內(nèi)具有連續(xù)幅度變化的信號，圖1.1-1( a)為模仿信號的示例。數(shù)字信號是只在一些離散幅度值上有定義的信號，換句話說，數(shù)字信號是一些量化了的離散值。血型的數(shù)字信號是只要兩種幅值定義的信號的二進制加權(quán)和，如圖1.1-1( b)和式(1.1-1)所示。圖1.1-1 (b)是圖1.1-1(a)所示模仿信號的3位表示。
一個二進制數(shù)bi取值僅為0或1。因此，能夠用只工作在兩個穩(wěn)定狀態(tài)的器件來完成數(shù)字電路。這招致廠很強的規(guī)則性，并可用代數(shù)辦法描繪電路的功用。岡此，數(shù)字電路設(shè)計者能夠得心應(yīng)手地設(shè)計更復(fù)雜的電路。
模仿集成電路中還會遇到另一種信號，即模仿采樣數(shù)據(jù)信號。模仿采樣數(shù)據(jù)信號是指在連續(xù)幅值范圍內(nèi)僅在時間離散點上有定義的信號。通常，采樣模仿信號堅持的是采樣周期完畢時的值，構(gòu)成的是采樣堅持信號。模仿采樣堅持信號如圖1.1-1( c)所示。
電路設(shè)計是為處理特定問題構(gòu)思一個電路的發(fā)明性過程。對電路停止剖析和比擬可以更好天文解設(shè)計。如圖1.1-2(a)所示，電路剖析是從電路動身找出其特性的過程。剖析過程的-個重要特性是答案或特性是唯一的。另一方面，電路綜合或者設(shè)計是這樣一個過程，從請求的特性動身，找出滿足這些特性的電路。對設(shè)計來說計劃并不獨一，于是為設(shè)計者提供了發(fā)揮發(fā)明力的時機。比方以設(shè)計一個1.5Ω的電阻為例，能夠用三個0.5Ω電阻的串聯(lián)完成，也能夠用兩個1 Ω的電阻并聯(lián)后再與一個1 Ω的電阻串聯(lián)來完成，等等。一切設(shè)計都會滿足1.5 Ω電阻的請求，固然有些設(shè)計的其他特性可能會更好。圖1.1-2示出了綜合（設(shè)計）與剖析之間的不同。
理解集成和分立模仿電路設(shè)計的不同是很重要的。與集成電路不同，分立電路不把有源和無源元件制造在同一襯底上，而將器件嚴(yán)密地制造枉同一襯底上的一個主要的優(yōu)點就是器件間的匹配也能夠作為設(shè)計思索的—，個下具。兩種設(shè)計方式的一個不同點是在集成電路設(shè)計中有源器件和無源器件的兒何尺寸是在設(shè)計者的控制之F的。在設(shè)計過程中這種控制賦予沒計者更人的自在度。另一個不同點就是集成電路設(shè)計無法用電路實驗板考證。因而，設(shè)計者必需采用計算機仿真的辦法來考證其電路的性能。再一個不同點是，在集成電路設(shè)計中，設(shè)計者將會更多地遭到與所用下藝相關(guān)的元器件類型的約束。
設(shè)計一個模仿集成電路分為很多步驟。圖l.l-3所示為一個集成電路設(shè)計的普通過程。
主要的步驟有：
1．定義
2．綜合或裝配
3．仿真或模型化
4．幅員設(shè)計
5．思索幅員寄生參數(shù)后的仿真（后仿真）
6，制造
7．測試和考證
上述一切步驟，除了加工制造外，其他過程均需設(shè)計者擔(dān)任。第一步是功用的定義和綜合。
這一步十分重要，由于這決議了設(shè)計的性能。當(dāng)這些步驟完成后，設(shè)計者必需在制造之前可以確認這個設(shè)計。為此，下一步就是對電路停止仿真，察看電路性能。開端設(shè)計者只能運用電路物理層的近似參數(shù)仿真，一旦完成幅員設(shè)計，就能夠用從幅員得到的寄生參數(shù)信息檢查仿真結(jié)果。爾后設(shè)計者可重復(fù)用模仿結(jié)果改良電路的性能。一旦滿足了性能請求，就能夠進入下一步—一電路的幾何描繪（幅員）。通常狀況下，這種幾何描繪由在不同層面上（Z軸）的各種外形的矩形或多邊形（x-y平面）構(gòu)成的計算機數(shù)據(jù)庫組成，它與電路的電性能親密相關(guān)。如前所述，幅員完成后，需求將幅員的寄生效應(yīng)思索進去再次仿真。假如性能滿足，就能夠制造電路了。
制成之后，設(shè)計者將會面臨最后一步——肯定制成的電路能否滿足設(shè)計請求。假如在整個設(shè)計過程中設(shè)計者沒有認真思索這一步，那么在停止電路測試以及判別電路能否滿足設(shè)計請求時可能會遇到艱難。
正如前面所提到的，分立與集成模仿電路設(shè)計的區(qū)別之一是后者無法用電路實驗板考證。計算機仿真技術(shù)曾經(jīng)有了長足的開展，能提供恰當(dāng)?shù)哪Ｐ汀?
其優(yōu)點包括：
·不需求電路實驗板
·具有監(jiān)測電路任一處信號的才能
·可以將反應(yīng)環(huán)路拆開
·可以方便的修改電路
.可以在不同的工藝和溫度條件下剖析電路
計算機仿真也有一些缺陷：
·模型的精度問題
·由于不收斂而得不出仿真結(jié)果
·對大電路停止仿真很費時間
·無法用計算機替代人的思想
由于仿真與設(shè)計過程親密相關(guān)，本書將在恰當(dāng)?shù)闹醒胪Ｖ挂姟?
在完成上述各個設(shè)計步驟的過程中，設(shè)計者運用了三種不同的描繪格式：設(shè)計描繪、物理層描繪和模型/仿真描繪。設(shè)計描繪的格式用來肯定電路；物理層描繪用來定義電路的幾何外形；模型肪真描繪用來對電路停止仿真。設(shè)計者必需在每種描繪格式中都能對設(shè)計停止描繪。例如，模仿集成電路設(shè)計的第一步能夠用設(shè)計描繪格式完成，顯然，幅員設(shè)計階段能夠用物理層描繪格式，仿真階段可采用模型/仿真描繪格式。
模仿集成電路設(shè)計還能夠用分層的觀念來描繪。表1.1-1展現(xiàn)了由器件、電路和系統(tǒng)構(gòu)成的縱向?qū)哟危瑱M向分為設(shè)計、物理和模型三個層次。器件級是設(shè)計的最底層。能夠分別用器件性能、幾何圖形和器件模型作為設(shè)計、物理和模型的相應(yīng)描繪。電路級是設(shè)計的較高層，能夠用器件的術(shù)語來表示。電路級的設(shè)計、物理和模型描繪的格式普通為：電壓電流關(guān)系、參數(shù)化的幅員和宏模型。設(shè)計的最高層是系統(tǒng)級——用電路來表示。系統(tǒng)級的設(shè)計、物理和模型描繪的格式為：數(shù)學(xué)或圖形描繪、芯片規(guī)劃規(guī)劃以及行為模型。
本書的組織體系偏重于集成電路設(shè)計的層次化觀念，表1.1-2示出了模仿電路設(shè)計與相應(yīng)各章的對應(yīng)關(guān)系。在器件級，第2章和第3章引見CMOS工藝技術(shù)及模型。為了設(shè)計CMOS模仿集成電路，設(shè)計者必需理解工藝技術(shù)，因而第2章概要地引見了CMOS工藝技術(shù)以及南工藝思索得出的設(shè)計規(guī)則。這些信息關(guān)于設(shè)計者了解工藝的限制和約束是十分重要的。在開端設(shè)計之前，設(shè)計者應(yīng)該曾經(jīng)曉得工藝和器件模型的電參數(shù)。建模在綜合與仿真這兩個步驟中是關(guān)鍵局部，這在第3章中做引見。設(shè)計者還應(yīng)理解實踐器件的模型參數(shù)，以便肯定假定模型參數(shù)能否適宜，理想狀況下設(shè)計者已取得能夠?qū)@些參數(shù)停止丈量的測試芯片。最終，制成后的模型參數(shù)測試可被用來測試完好的電路。器件描繪辦法在附錄B中做了引見。
第4章與第5章主要引見由兩個管子及兩個以上管子構(gòu)成的電路，這類電路稱為簡單電路。在第6章到第8章中引見如何由這些簡單電路設(shè)計更復(fù)雜的電路。最后，在第9章和第10章中給出了由這些復(fù)雜電路設(shè)計的模仿系統(tǒng)。各種設(shè)計層次間的界線有時并不太明白。但是，根本的關(guān)系是有效的，能夠給讀者一個模仿集成電路設(shè)計的框架構(gòu)造概念。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
關(guān)注KIA半導(dǎo)體工程專輯請搜微信號:“KIA半導(dǎo)體”或點擊本文下方圖片掃一掃進入官方微信“關(guān)注”
長按二維碼識別關(guān)注
