【電源設(shè)計】最大限度減小輸出電容的數(shù)量和尺寸-KIA MOS管
信息來源：本站 日期：2022-07-01
論及此問題，輸出電容的兩種影響至關(guān)重要：對輸出電壓紋波的影響，以及在負(fù)載瞬變后對輸出電壓的影響。
首先，我們來看一看輸出電容這個詞。這些電容一般安裝在電源的輸出端。但是，許多電力負(fù)載（電力消耗對象），例如FPGA，都需要使用一定數(shù)量的輸入電容。
圖1顯示的是一種典型的包含負(fù)載和FPGA的電源設(shè)計。如果在電路板上，電壓生成電路和耗電電路之間的距離非常短，那么電源輸出電容和負(fù)載輸入電容之間的界限就會變得非常模糊。
通常需要利用某種物理分隔方法來加以區(qū)分，而這會導(dǎo)致產(chǎn)生大量寄生電感（Llayout）。
圖.開關(guān)穩(wěn)壓器，包含所連接的FPGA對應(yīng)的輸出電容和輸入電容
電源輸出端的電容形成決定了降壓型（降壓）開關(guān)穩(wěn)壓器的電壓紋波。此時，經(jīng)驗法則適用：輸出紋波電壓等于電感紋波電流 X 輸出電容的電阻。
這個電阻ZCout由電容的大小和數(shù)量，以及等效串聯(lián)電阻（ESR）和等效串聯(lián)電感（ESL）組成。如果電源輸出端只有一個電容，此公式高度適用。如果是更為復(fù)雜的情況（參見圖1），其中包含多個并聯(lián)電容，且因為布局（Llayout）的原因產(chǎn)生了串聯(lián)電感，那么計算不會如此簡單。
圖2.評估系統(tǒng)電源輸出端的不同電容
圖3.優(yōu)化開關(guān)穩(wěn)壓器的控制環(huán)路，以及減少輸出電容的數(shù)量
圖2所示為針對圖1提到的情況快速創(chuàng)建的電路圖。可以將不同值（包括ESR和ESL）設(shè)置給單個電容。也可以考慮板布局（例如Llayout）可能產(chǎn)生的影響。然后，會仿真開關(guān)穩(wěn)壓器輸出端和負(fù)載輸入端的電壓紋波。
輸出電容也會影響負(fù)載瞬變后的輸出電壓失調(diào)。此時，特別需要注意的是，在某些限制范圍內(nèi)，電源控制環(huán)路的控制速度和輸出電容的電感是相互關(guān)聯(lián)的。電源控制環(huán)路的速度如果更快，那么在負(fù)載瞬變之后，只需要更少數(shù)量的輸出電容即可保持在特定的輸出控制窗口之內(nèi)。
最后但同樣重要的一點是，LTC3311-1具有自適應(yīng)電壓定位（AVP）。AVP可以利用輸入誤差電壓預(yù)算并減少輸出電容器的數(shù)量，此外，設(shè)計人員還可以通過增加環(huán)路帶寬來實現(xiàn)減少輸出電容的數(shù)量。
AVP在低負(fù)載條件下稍微增大輸出電壓，在高負(fù)載條件下稍微降低輸出電壓。然后，如果發(fā)生負(fù)載瞬變，則更多動態(tài)輸出電壓偏差都發(fā)生在允許的輸出電壓范圍內(nèi)。
建議找出哪些控制環(huán)路可以優(yōu)化，以及可以減少多少個輸出電容。圖3所示為計算控制速度的截圖。其中顯示了在負(fù)載瞬變后計算得出的電壓過沖。可以通過改變輸出電容、調(diào)節(jié)開關(guān)穩(wěn)壓器控制環(huán)路的速度來進(jìn)行優(yōu)化。
確定正確的參數(shù)后，即可減少電源中輸出電容的數(shù)量，如此可以節(jié)省資金和板空間，建議大家使用這個開發(fā)步驟。
聯(lián)系方式：鄒先生
聯(lián)系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯(lián)系地址：深圳市福田區(qū)車公廟天安數(shù)碼城天吉大廈CD座5C1
請搜微信公眾號:“KIA半導(dǎo)體”或掃一掃下圖“關(guān)注”官方微信公眾號
請“關(guān)注”官方微信公眾號:提供 MOS管 技術(shù)幫助
免責(zé)聲明：本網(wǎng)站部分文章或圖片來源其它出處，如有侵權(quán)，請聯(lián)系刪除。
